Nachdem wir bereits ein wenig über AMDs kommende Zen-CPU-Architektur sprechen konnten, erreichte uns nun ein neues Core Block Diagram. Dieses gibt weitere Details zum zuvor beschriebenen Monolithic Core Design sowie der eigentlichen neuen Architektur.

Während wir bereits wissen, dass AMD sich mit der neuen Zen-Architektur vom traditionellen Multi-Core-Design wie noch bei Bulldozer entfernen wird, zeigt das Core Blockdiagramm nun etwas genauer was sich hinter Monolithic Fetch und Decode Units verbirgt.

Bulldozer hatte zuletzt zwei Kerne pro Modul mit dedizierten Decode- und Integer-Einheiten sowie einem Shared Floating-Point Scheduler. Die kommende Zen-Architektur hingegen wird über nur eine Decode-Unit mit einem Integer und Floating-Point Schedule verfügen. Die Integer Unit hat dabei sechs Pipelines im Gegensatz zu den vier Pro Kern mit der Bulldozer-Architektur.

Der Floating-Point Scheduler ist dabei an zwei 256-Bit-FMAC-Einheiten angebunden, die höchstwahrscheinlich vereint werden um 512-Bit AVX Floating Point Instructions verarbeiten zu können. Dies würde einen deutlichen Sprung gegenüber der zwei 128-Bit-FMAC-Units der Bulldozer-Architektur bedeuten.

Dem Kern werden zudem dedizierte 512KB L2-Cache zur Seite gestellt. Diese sind zwar etwas kleiner dimensioniert als die Shared 2MB Cache pro Modul im Falle von Bulldozer, allerdings ist davon auszugehen, dass der Zen Core in der Lage ist mehr Durchsatz mit weniger Cache zu erreichen.

Zwar fehlen noch viele Details, dennoch klingt AMDs Zen-Architektur bereits jetzt nach einem guten und wichtigen Schritt für AMD seine Position am Markt zu stärken.



Quelle: Wccftech.com.