Mikroarchitektur Design II

Nehalem ist Intels erste monolithische Quad-Core CPU, die mit einen integrierten, gemeinsamen ’’Last-Level-Cache’’ ausgestattet ist. Eine zentrale ’’Queue’’ verbindet die verschiedenen Kerne und die ’’Uncore’’-Region, die den L3-Cache, den integrierten Speichercontroller und die QPI links enthält.
Durch die Integration des Speichercontrollers in die CPU wird der Front-Side-Bus überflüssig. Stattdessen kommen nun QPI-Links (Quick Path Interconnect) zum Einsatz. Zusammengefasst ist QPI eine paketbasierte Punkt-zu-Punkt-Verbindung, die über eine hohe Bandbreite sowie tiefe Latenzen verfügt und ihren Dienst mit bis zu 6.4 GT/s verrichtet. Jeder Link ist als 20 bit breites Interface implementiert. QPI-Pakete sind 80 bit lang und werden in 4 – 16 Zyklen übertragen was abhängig von der Breite des Pakets ist. Trotz der 80 bit Länge sind lediglich 64 verfügbar für Daten. Die übrigen 16 bit werden für ’’flow-control’’, ’’CRC’’ und weiteres verwendet. Insgesamt kann in jede Richtung 12.8 GB/s an Daten transferiert werden. Da QPI-Links bidirektional sind, resultiert daraus eine Bandbreite von 25.6 GB/s. Die Skalierung Nehalem basierter CPUs wird auf die Anzahl verwendeter QPI-Links zurückzuführen sein und diese ist wiederum abhängig vom jeweiligen Marktsegment für dasjenige die CPU designed wurde. Dies veranschaulicht etwas die enorme Skalierbarkeit und Flexibilität der Nehalem-Mikroarchitektur.

Diesen Artikel im Forum diskutieren.